(单选题)1:对于T触发器，若原态 Qn=0，欲使新态Qn+1=1 ，应使输入T= ( )。
A:1或/Q
B:1
C:Q
D:以上都不对
(单选题)2:八输入端的编码器按二进制编码时，输出端的个数是（ ）。
A:2个
B:3个
C:4个
D:8个
(单选题)3:CMOS非门的组成是由PMOS和NMOS互补对称连接起来的，将PMOS的栅极G1和NMOS的栅极G2接在一起作输入，而其输出则是__________连接起来。
A:PMOS的源极S1和NMOS的源极S2
B:PMOS的源极S1和NMOS的漏极D2
C:PMOS的漏极D1和NMOS的源极S2
D:PMOS的漏极D1和NMOS的漏极D2
(单选题)4:对于JK触发器，若J=K，则可完成( )触发器的逻辑功能。
A:RS
B:D
C:T
D:Tˊ
(单选题)5:只读存储器的类型不包括（ ）
A:ROM
B:.DROM
C:EPROM
D:E2PROM
(单选题)6:当74LS148的输入端按顺序输入11011101时，输出为（ ）。
A:101
B:010
C:001
D:110
(单选题)7:8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中
A:1
B:2
C:4
D:8
(单选题)8:用异或门实现六位码a1、a2、a3、a4、a5、a6的奇校验电路，要求当奇数个1时，输出Y=1，否则Y=0，则其逻辑表达式Y=____ 。
A:a1⊕a2⊕a3⊕a4⊕a5⊕a6
B:a1+a2+a3+a4+a5+a6
C:a1a2a3a4a5a6
D:a1⊙a2⊙a3⊙a4⊙a5⊙a6
(单选题)9:只有当决定一件事的几个条件全部不具备时，这件事才不会发生，这种逻辑关系为( )。
A:与
B:与非
C:或
D:或非
(单选题)10:在二进制译码器中，若输入有4位代码，则输出有______个信号。
A:2
B:4
C:8
D:16
(单选题)11:已知二进制数11001010，其对应的十进制数为（）。
A:202
B:192
C:106
D:92
(单选题)12:将TTL与非门作非门使用，则多余输入端应做________处理。
A:全部接高电平
B:部分接高电平，部分接地
C:全部接地
D:部分接地，部分悬空
(单选题)13:十进制数62对应的十六进制数是（）。
A:（3E）16
B:（36）16
C:（38）16
D:（3D）16
(单选题)14:分析图示电路的逻辑功能应为__________。(设输出Y=1有效)【图片问题】 height=\117\ width=\179\ alt=\\ src=\http://file.open.com.cn/ItemDB/98839/e92d8c88-9ad4-47da-9c07-aa6e1ddb7261/20119231574168.jpg\ />
A:两个两位二进制数相加的和
B:两个两位二进制数相减的差
C:两个两位二进制数不同判断
D:两个两位二进制数相同判断
(单选题)15:下列逻辑电路中为时序逻辑电路的是
A:变量译码器
B:加法器
C:数码寄存器
D:数据选择器
(单选题)16:若将一个TTL异或门（设输入端为A、B）当作反相器使用，则A、B端应__________连接
A:A或B中有一个接高电平1
B:A或B中有一个接低电平0
C:A和B并联使用
D:不能实现
(单选题)17:当内存储器系统中内存储器芯片较少时，其片选信号可以采用（ ）
A:74SL138
B:74LS245
C:74LS244
D:与门
(单选题)18:对于D触发器，欲使 ，应使输Qn+1=Qn应使输入D=( )
A:0
B:1
C:Q
(单选题)19:一只四输入端或非门，使其输出为1的输入变量取值组合有（）种。
A:15
B:8
C:7
D:1
(单选题)20:某集成电路芯片，查手册知其最大输出低电平UOLmax=0.5V，最大输入低电平UILmax=0.8V，最小输出高电平UOHmin=2.7V，最小输入高电平UIHmin=2.0V，则其高电平噪声容限UNH=( )
A:0.3V
B:0.6V
C:0.7V
D:1.2V
(判断题)21:A/D转换器的二进制数的位数越多，量化单位越小。
A:错误
B:正确
(判断题)22:对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。
A:错误
B:正确
(判断题)23:主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同
A:错误
B:正确
(判断题)24:A/D转换过程中，必然会出现量化误差。
A:错误
B:正确
(判断题)25:D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小
A:错误
B:正确
(责任编辑：admin)要这答案加QQ：800020900 或加微信：vq800020900 获取
