[形考线下] 寄存器传送操作包括 日期：2023-04-01 20:02:48 点击：76 好评：0
16. 寄存器传送操作包括 ( ). A. 信息读入 B. 信息输出 C. 信息加工 D. 信息存储 ...
[形考线下] 设两输入或非门的输入为x和y，输出为z ，当z为低电平时，有（ 日期：2023-04-01 20:02:03 点击：107 好评：0
9. 设两输入或非门的输入为x和y，输出为z ，当z为低电平时，有（ ）。 A. x和y同为高电平 B. x为高电平，y为低电平 C. x为低电平，y为高电平 D. x和y同为低电平. ...
[形考线下] 组合逻辑电路消除竞争冒险的方法有( 日期：2023-04-01 20:01:18 点击：196 好评：0
4. 组合逻辑电路消除竞争冒险的方法有( ) 。 A. 修改逻辑设计 B. 在输出端接入滤波电容 C. 后级加缓冲电路 D. 屏蔽输入信号的尖峰干扰 ...
[形考线下] 余3码10001000对应2421码为（ ） 日期：2023-04-01 20:00:03 点击：123 好评：0
38. 余3码10001000对应2421码为（ ） A. 01010101 B. 10000101 C. 10111011 D. 11101011 ...
[形考线下] 若干个具有三态输出的电路输出端接到一点工作时，必须保证（ 日期：2023-04-01 19:59:01 点击：201 好评：0
30. 若干个具有三态输出的电路输出端接到一点工作时，必须保证（ ） A. 任何时候最多只能有一个电路处于三态，其余应处于工作态。 B. 任何时候最多只能有一个电路处于工作态，其余应处于三态。 C. 任何时候至少要有两个或三个以上电路处于工作态。 D....
[形考线下] 组合逻辑电路中的险象是由于（ ）引起的 日期：2023-04-01 19:56:46 点击：164 好评：0
18. 组合逻辑电路中的险象是由于（ ）引起的 A. 电路未达到最简 B. 电路有多个输出 C. 电路中的时延 D. 逻辑门类型不同 ...
[形考线下] 设计一个五位二进制码的奇偶位发生器，需要（ ）个异或门 日期：2023-04-01 19:55:24 点击：169 好评：0
11. 设计一个五位二进制码的奇偶位发生器，需要（ ）个异或门 A. 2 B. 3 C. 4 D. 5 ...
[形考线下] 构造一个模10同步计数器，需要（ ）触发器 日期：2023-04-01 19:53:38 点击：123 好评：0
39. 构造一个模10同步计数器，需要（ ）触发器 A. 3个 B. 4个 C. 5个 D. 10个 ...
[形考线下] 在寄存器中，一个触发器只能储存1位二进制代码（ ） 日期：2023-04-01 19:51:51 点击：146 好评：0
1. 在寄存器中，一个触发器只能储存1位二进制代码（ ） A. 错误 B. 正确 ...
[形考线下] 数字校园以系统规划的计算机网络为基础设施。 日期：2023-04-01 19:50:46 点击：87 好评：0
10. 数字校园以系统规划的计算机网络为基础设施。 A. 错误 B. 正确 ...
要做作业扫码我