[在线考核] Verilog HDL中的常量主要有:整数,实数和字符串 日期:2022-01-03 13:09:09 点击:170 好评:0
(判断题)41: Verilog HDL中的常量主要有:整数,实数和字符串 A: 错误 B: 正确 ...
[在线考核] Verilog HDL中的变量一般分为两种数据类型:net型和variable型。 日期:2022-01-03 13:08:10 点击:160 好评:0
(判断题)35: Verilog HDL中的变量一般分为两种数据类型:net型和variable型。 A: 错误 B: 正确 ...
[在线考核] SOC是System On Chip,芯片系统的缩写。 日期:2022-01-03 13:07:12 点击:78 好评:0
(判断题)29: SOC是System On Chip,芯片系统的缩写。 A: 错误 B: 正确 ...
[在线考核] 在EDA设计中一般采用硬件描述语言(HDL)进行电路与系统的描述。 日期:2022-01-03 13:06:14 点击:67 好评:0
(判断题)23: 在EDA设计中一般采用硬件描述语言(HDL)进行电路与系统的描述。 A: 错误 B: 正确 ...
[在线考核] 绝大多数的FPGA器件都基于SRAM查找表结构实现。 日期:2022-01-03 13:05:17 点击:183 好评:0
(判断题)17: 绝大多数的FPGA器件都基于SRAM查找表结构实现。 A: 错误 B: 正确 ...
[在线考核] 数字设计流程中采用原理图方式适合描述电路的连接关系核接口关系 日期:2022-01-03 13:04:20 点击:122 好评:0
(判断题)11: 数字设计流程中采用原理图方式适合描述电路的连接关系核接口关系。 A: 错误 B: 正确 ...
[在线考核] 综合有哪几种形式()。 日期:2022-01-03 13:03:03 点击:67 好评:0
(多选题)5: 综合有哪几种形式()。 A: RTL B: 逻辑综合 C: 将逻辑门表示转换到版图表示 ...
[在线考核] C++语言程序必须要有return语句( ) 日期:2022-01-03 13:01:18 点击:54 好评:0
(判断题)37: C++语言程序必须要有return语句( ) A: 错误 B: 正确 ...
[在线考核] 若在类Base和派生类Derived中,分别声明一个同名的整型成员变量i 日期:2022-01-03 13:00:50 点击:120 好评:0
(判断题)31: 若在类Base和派生类Derived中,分别声明一个同名的整型成员变量int x;,那么通过Derived类的实例对象,不可能输出基类Base中的变量x的值。 A: 错误 B: 正确 ...
[在线考核] 左值是能出现在赋值表达式左边的表达式。( ) 日期:2022-01-03 13:00:06 点击:123 好评:0
(判断题)25: 左值是能出现在赋值表达式左边的表达式。( ) A: 错误 B: 正确 ...